

PATENT ABSTRACTS OF JAPAN

 (\geq)

(11) Publication number: 01038674 A

(43) Date of publication of application: 08 . 02 . 89

(51) Int. CI

G01R 31/28 H01L 21/66

(21) Application number: 62196107

(22) Date of filing: 04 . 08 . 87

(71) Applicant:

NEC IC MICROCOMPUT SYST

LTD

(72) Inventor:

KITAMURA KOICHI


(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57) Abstract:

PURPOSE: To obtain an integrated circuit unnecessary for adding a signal input terminal separately in order to be changed over to a test circuit, by generating the change-over signal of the test circuit in a semiconductor integrated circuit.

CONSTITUTION: The inputs from signal input terminals 1, 2 are inputted to an electronic circuit 4 through buffers 6, 7. Data is inputted to the D-terminal of a shift register 21 from the input terminal 1 through the buffer 6 and a clock signal is inputted to the CK terminal of the shift register 21 from the signal input terminal 2 through the buffer 7. The latch output of the shift register 21 is supplied to a coincidence circuit 22 which in turn compares a preset reference value with the output value from the shift register 21 and, when both of them coincide with each other, a coincidence signal is outputted. A T flip-flop 24 outputs a change-over signal when the coincidence signal is supplied to a T-terminal and a test circuit 5 is changed over to a testing state.

COPYRIGHT: (C)1989,JPO&Japio



⑩日本国特許庁(JP)

⑩特許出願公開

四公開特許公報(A)

昭64-38674

@Int_Cl_1

識別記号

庁内整理番号

母公開 昭和64年(1989)2月8日

G 01 R 31/28 H 01 L 21/66

W-6912-2G Z-6851-5F

審査請求 未請求 発明の数 1 (全3頁)

砂発明の名称 半導体集積回路

②特 顋 昭62-196107

❷出 顧 昭62(1987)8月4日

70発明者 北村

公一

東京都港区芝5丁目7番15号 日本電気アイシーマイコン

システム株式会社内

東京都港区芝5丁目7番15号

⑪出 願 人 日本電気アイシーマイ

コンシステム株式会社

四代 理 人 弁理士 内 原

明 細 書

発明の名称

半導体集積回路

特許護求の範囲

発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体集積回路に関し、特に試験回路 を内象する半導体集積回路に関する。 (従来の技術)

使来、この種の半導体集積回路は、試験状態への切換えを別の制御信号入力端子から与えるよう になっていた。

第3団は従来の半導体集積回路の一例のブロック団である。

第3回に示すように、試験回路5には制御信号 増子3からバッファ8を介して切換え信号が供給 され、電子回路4が試験回路5により試験状態へ 移行していた。

[発明が解決しようとする問題点]

上述した従来の半導体集積回路は、試験回路へ外部から直接切換え信号を与えなければならないので、信号入力増子を追加しなければならないという欠点がある。

本発明の目的は、試験回路への切換えのために 別に信号入力端子を付加する必要がない半沸体集 複回路を提供することにある。

(問題点を解決するための手段)

本発明の半導体集積回路は、少くとも2個の信

号入力場子を有する電子回路と該電子回路の試験: 回路とを備える半海体集積回路において、一方の 前記信号入力場子から入力されるデータを他方の 前記信号入力場子から入力されるクロック信号で ラッチしたときの彼が予め設定する少くとも1個 の基準後と一致したとき前記試験回路を切換える 切換え信号を出力する切換え信号発生回路を有し ている。

〔寒旌例〕

次に、本発明について図園を参照して説明する。

第1日は本発明の第1の実施例のブロック図である。

第1図に示すように、信号入力増予1.2と、信号入力増予1.2からの入力をバッファ6.7を介して入力する電子回路4と、信号入力増予1.2からの入力をバッファ6.7を介して入力して切換之信号を出力するシフトレジスタ21.一致回路22及びTフリップフロップ24を備える切換え信号発生回路9と、試験回路5とを含

- 3 -

一致回路22, 23とRSフリープフロップ25 とを備える。

それぞれの一致回路22.23には異なる他の基準値が設定されていて、シフトレジスタ21からの出力値と一致がとれたとき出力される一致回路22と23との出力でRSフリップフロップ25のセット及びリセットを行い切換え信号を出力する

第2の実施例では、上述した第1の実施例に比べ業子数は増加するが、切換え信号の状態を常に 知ることができる利点がある。

(発明の効果)

以上説明したように本発明は、半郷体集積回路内部で試験回路の切換え信号を発生させることにより、別に入力端子を付加することなく試験回路の切換えができるので、半導体集積回路の集積度を向上できるという効果がある。

図面の簡単な説明

第1図は本発明の第1の実施例のプロック図、

tr.

第1 図において、信号入力増子1からバッファ6を介してデータをシフトレジスタ21の D 増子に入力し、信号入力増子2からバッファフを介してクロック信号をシフトレジスタ21の C K 端子に入力する。

シフトレジスタ21のラッチ出力は一致回路 22に供給され、一致回路22は予め設定する基 単値とシフトレジスタ21からの出力値とを比較 し、両者が一致したとき一致信号を出力する。

Tフリップフロップは下端子に一致信号が供給 されたとき切換え信号を出力し、試験回路らが試 験状態に切換えられる。

ただし、信号入力増子1,2には電子回路4の 動作中に切換え信号発生回路9が動作する信号が 入力しないものを選定する。

第2回は本発明の第2の実施例の切換え信号発生回路のブロック図である。

第2図に示すように、第2の実施例の切換え信 号発生回路 9。 はシフトレジスタ 2.1 と 2.個の


- 4 -

第2 図は本発明の第2の実施例の切換え信号発生 回路のブロック図、第3 図は従来の半海体集積回路の一例のブロック図である。

1 , 2 … 信号入力 端子、3 … 制御信号入力 端子、4 … 電子回路、5 … 試験回路、6 , 7 , 8 … バッファ、9 , 9 。 … 切換え信号発生回路、2 1 … シフトレジストタ、2 2 , 2 3 … 一致回路、2 4 … Tフリップフロップ、2 5 … R S フリップフロップ。

代理人 弁理士 内 赋 智

- 5 -



1,2 信号入力端子、 6,7 パップァ、 第1図

